理解電子元件之間如何溝通，是嵌入式系統工程中的基本技能。用於視覺化這種通訊的最重要工具之一就是時序圖。這些圖表以時間為軸，呈現信號之間的關係，可作為電路中資料傳輸的藍圖。對於剛入門的人來說，這些波形看起來可能像一團令人困惑的線條。然而，一旦你理解了背後的邏輯，它們就會成為調試和設計硬體的強大工具。本指南將時序圖分解為易於掌握的概念，使用清晰的語言和實用的範例。
什麼是時序圖？ ⚙️
時序圖是兩個或多個信號在時間上關係的圖形化表示。在嵌入式系統中，信號是代表資訊的電氣脈衝。這些圖表顯示某個信號相對於其他信號改變狀態（從低到高或反之）的時刻。
可以把它想像成一首樂曲的樂譜。垂直線代表樂器（信號），水平軸代表時間。就像音樂家需要知道何時演奏音符以與樂隊保持同步一樣，工程師也需要精確知道何時發送或讀取資料，以確保系統正確運作。
- 垂直軸：代表信號（例如：時鐘、資料、使能）。
- 水平軸：代表時間的推進。
- 波形： 顯示每個信號電壓水平的線條。
若沒有這些圖表，調試硬體通訊將如同僅憑聽聲音來修理汽車引擎卻看不到內部零件一樣。它們提供了人類眼睛無法直接察覺的快速事件的視覺記錄。
信號的語言：電壓與邏輯 ⚡
在閱讀圖表之前，你必須理解這些線條的含義。在數位電子學中，資訊是透過電壓水平來編碼的。
邏輯電平
- 邏輯高電平（1）： 通常以較高的電壓表示（例如：3.3V 或 5V）。
- 邏輯低電平（0）： 通常以較低的電壓表示（例如：0V 或接地）。
需要注意的是，不同晶片的具體電壓閾值可能有所不同。有些晶片可能將 2.5V 視為高電平，而其他晶片則可能需要 3.0V。時序圖透過顯示二進位狀態來抽象化這一點，但實際物理現實涉及電壓範圍。
高電平有效與低電平有效
有些信號在高電平時為有效，而其他信號則在低電平時為有效。這通常以圖表中信號名稱開頭的小圓圈（泡泡）來表示。
- 高電平有效： 當信號處於最高電平時，功能才會發生。
- 低電平有效： 當信號處於最低電平時，功能才會發生。這在重置信號或晶片選擇信號中很常見。
關鍵元件解析 🧩
要有效閱讀時序圖，你需要辨識波形中的特定特徵。
邊緣
邊緣是信號從一個電平轉移到另一個電平的轉換點。
- 上升沿： 訊號從低電平轉為高電平。通常用於觸發動作。
- 下降沿： 訊號從高電平轉為低電平。同樣用於觸發。
週期與頻率
時鐘訊號是系統的心跳。完成一個完整週期（高 + 低）所需的時間稱為週期。週期的倒數即為頻率，單位為赫茲（Hz）。
延遲
沒有訊號能瞬間傳遞。從發出指令到接收之間總會存在微小的延遲。時序圖明確顯示此差距，通常標示為t_pd（傳播延遲）。
讀取邊沿：同步 🕒
在數位通訊中，資料採樣的時機至關重要。同步主要有兩種方法：
同步通訊
此方法使用專用的時鐘訊號來協調資料傳輸。發送端與接收端均遵循相同的時鐘節奏。
- 範例： SPI（串行外設介面）。
- 優點： 時序精確，傳輸速度更快。
- 缺點： 需要更多導線（至少三根：資料、時鐘、晶片選擇）。
非同步通訊
此方法不使用共用時鐘。相反地，雙方事先協議傳輸速度（波特率），並以起始位和停止位標示一個位元組的起始與結束。
- 範例： UART（通用非同步接收發送器）。
- 優點： 所需導線較少（通常僅需兩根）。
- 缺點： 若時鐘產生漂移，錯誤處理稍顯複雜。
常見通訊協定 📡
時序圖最常被用來定義與除錯標準通訊協定。以下是三種常見協定的說明。
1. I2C（內部整合電路）
I2C 是一種常見的通訊協定，用於將低速周邊設備連接到微控制器。它使用兩條線路：SDA（資料）和 SCL（時鐘）。
| 事件 | 信號行為 |
|---|---|
| 起始條件 | 當 SCL 為高電平時，SDA 由高變為低。 |
| 停止條件 | 當 SCL 為高電平時，SDA 由低變為高。 |
| 寫入 | SDA 由主機驅動。 |
| 讀取 | SDA 由從機驅動。 |
| 確認 | 接收端在時鐘脈衝期間將 SDA 拉低。 |
請注意，當時鐘線（SCL）為高電平时，資料線（SDA）必須保持穩定。如果 SDA 在 SCL 為高電平时發生變化，系統可能會誤判為起始或停止條件。
2. SPI（串列周邊介面）
SPI 比 I2C 更快，並使用四個主要信號：MOSI（主機輸出，從機輸入）、MISO（主機輸入，從機輸出）、SCK（時鐘）和 CS（晶片選擇）。
- 晶片選擇：必須為低電平才能啟動設備。
- 時鐘極性（CPOL）：決定空閒狀態是高電平還是低電平。
- 時鐘相位（CPHA）：決定資料是在上升沿或下降沿時被採樣。
閱讀 SPI 時序圖時，請注意晶片選擇信號變為低電平。資料傳輸僅在晶片選擇信號有效期間發生。時鐘信號決定了資料位移出的速度。
3. UART（通用非同步接收發送器）
UART 是最簡單的串列通訊協定。它以每次一個位元組的方式傳送資料，且不需要時鐘訊號。
- 空閒狀態：線路保持高電平。
- 起始位元：單一的低電平脈衝表示資料的開始。
- 資料位元：通常為 8 位元，以最低有效位元最先傳送。
- 停止位元： 將線路返回至高電平，以標示結束。
UART 的時序圖重點在於起始位元的持續時間。由於沒有時鐘，接收端必須依賴起始脈衝的精確時序，以判斷何時採樣後續的位元。
時序限制：建立時間與保持時間 ⏳
時序圖中最關鍵的方面之一，是資料與時鐘之間的關係。晶片對訊號處理速度有物理上的限制，這些限制由建立時間與保持時間所定義。
建立時間
建立時間是指資料訊號必須穩定的最短時間在 時鐘邊緣到達之前。如果資料在時鐘邊緣附近變動過快，接收晶片可能無法正確記錄該值。
保持時間
保持時間是指資料訊號必須保持穩定的最短時間在 時鐘邊緣通過之後。這確保訊號已足夠穩定，可被鎖存至記憶單元中。
傳播延遲
這是訊號從元件輸入傳送到輸出所需時間。在時序圖中，你可能會看到時鐘邊緣與資料輸出之間有一段間隔，這段間隔即為傳播延遲。
| 限制條件 | 定義 | 失效模式 |
|---|---|---|
| 建立時間 | 資料在時鐘邊緣前穩定。 | 非穩定狀態或錯誤捕獲。 |
| 保持時間 | 資料在時鐘邊緣後穩定。 | 雜訊或競爭條件。 |
| 傳播延遲 | 訊號傳輸所需時間。 | 整體系統速度變慢。 |
如何逐步分析圖表 📝
當你遇到新的時序圖時，請遵循這種系統化的方法，以避免混淆。
- 識別信號：觀察左側的標籤。哪些是輸入、輸出或控制線？
- 找出時鐘：定位週期性信號。這決定了節奏。
- 確定有效電平：檢查是否有小圓圈或文字，以判斷高電平或低電平為有效狀態。
- 追蹤序列：從左到右追蹤時間軸。尋找啟動條件、資料傳輸和停止條件。
- 檢查裕量：尋找建立時間和保持時間的要求。確保資料線在關鍵時間窗內保持穩定。
- 尋找異常：是否有雜訊？脈衝是否比規定的還短？這些都可能表示潛在的硬體故障。
初學者常犯的錯誤 🚫
即使是經驗豐富的工程師也可能忽略細節。以下是一些常見的陷阱，應避免。
- 忽略電壓電平：假設3.3V邏輯可以直接與5V設備配合使用，而不需要電平轉換器，可能會損壞元件。
- 誤讀邊沿：將上升沿與下降沿混淆，可能會導致資料流邏輯反向。
- 忽略低電平有效：假設信號為高電平有效，而實際上是低電平有效，可能會導致設備永遠無法啟動。
- 忽略時序裕量：在沒有任何容錯空間的情況下，針對約束的精確邊緣進行設計，可能導致系統在溫度變化或電壓下降時失敗。
可視化工具 🛠️
雖然你可以在紙上繪製這些圖表，但現實世界的除錯需要能夠捕捉實際電氣信號的工具。
示波器
示波器顯示電壓隨時間的變化。這是現實生活中觀察時序圖最直接的方式。你將探針連接到電線，並在螢幕上觀察波形出現。
邏輯分析儀
邏輯分析儀專為數位信號設計。它能同時捕捉多個數位通道，並將其轉換為清晰的時序圖視圖。這通常比示波器的類比波動更易閱讀。
模擬軟體
在構建硬體之前，工程師通常會模擬電路。這些工具會根據程式碼和電路設計自動產生時序圖。這讓您能在焊接任何元件之前發現錯誤。
練習題以建立信心 🧠
學習的最佳方式就是動手實作。試著完成這些練習題，以強化您的理解。
- 練習題 1：找一份常見感測器（例如加速度計）的資料手冊。找出介面的時序圖，並試著憑記憶畫出它。
- 練習題 2：使用邏輯分析儀捕捉一個簡單的 SPI 傳輸。將捕捉到的波形與資料手冊中的圖示進行比較。
- 練習題 3：根據特定的建立時間和傳播延遲，計算系統的最大頻率。
- 練習題 4：為特定寄存器位址的 I2C 寫入操作繪製時序圖。
理解資料編碼 📊
訊號不僅僅傳輸 1 和 0；它們還傳遞意義。這些位元是如何分組的，這一點至關重要。
MSB 與 LSB 優先
傳送一個位元組時，您是先傳送最重要的位元（MSB）還是最不重要的位元（LSB）？這是一種常見的設定。時序圖會清楚地顯示位元的傳輸順序。如果您預期是 MSB 優先，但圖示顯示的是 LSB 優先，您的資料將會被錯誤解讀。
奇偶校驗與錯誤檢查
某些通訊協定會加入額外的位元來檢查錯誤。奇偶校驗位可能被加入，以確保 1 的數量為偶數或奇數。時序圖會顯示這些額外的位元出現在主要資料傳輸之後。
處理雜訊與雜訊脈衝 🌪️
在現實世界中，訊號永遠不會完美。電磁干擾可能導致電壓突波或下降。這些稱為雜訊脈衝。
時序圖有助於識別這些問題。如果您在資料線上看到本不應該出現的突波，這表示存在雜訊。如果脈衝過窄，晶片可能無法將其識別為有效訊號。
濾波策略
- 硬體濾波：加入電容器以平滑電壓突波。
- 軟體去彈跳：忽略持續時間過短的訊號。
- 屏蔽：使用屏蔽電纜以減少外部干擾。
文件的重要性 📄
為何資料手冊會包含這些圖示？它們是製造商與使用者之間的合約。如果您嚴格依照時序圖操作，裝置就會按預期運作。
如果您偏離圖示（例如改變時鐘速度），可能會違反時序限制，導致無法預測的行為。請始終參考最新的時序圖版本，因為修訂可能會改變電氣特性。
信號完整性最後的想法 🏁
掌握時序圖是一段旅程，而非終點。它們是抽象程式碼與實際物理現實之間的橋樑。隨著您設計更複雜的系統，圖表將變得更加複雜，但基本原理始終不變。
透過關注邊緣、電平與限制條件，您能確保嵌入式系統可靠通訊。無論您是在除錯簡單的感測器，還是設計高速介面，時序圖都是您的地圖。以敬重之心對待它，仔細閱讀，並讓它引導您的硬體決策。
請記住，圖表上的每一條線都代表實際的電壓變化。理解這層關聯，正是區分業餘愛好者與專業工程師的關鍵。持續練習，持續量測，讓訊號引導您前進。